首页 | 本学科首页   官方微博 | 高级检索  
     

芯片叠层封装的失效分析和热应力模拟
引用本文:顾靖,王珺,陆震,俞宏坤,肖斐.芯片叠层封装的失效分析和热应力模拟[J].半导体学报,2005,26(6):1273-1277.
作者姓名:顾靖  王珺  陆震  俞宏坤  肖斐
作者单位:复旦大学材料科学系 上海200433 (顾靖,王珺,陆震,俞宏坤),复旦大学材料科学系 上海200433(肖斐)
摘    要:通过高温高湿加速实验对双芯片叠层封装器件的失效进行了研究,观察到存在塑封料与上层芯片、BT基板与塑封料或贴片胶的界面分层和下层芯片裂纹等失效模式.结合有限元分析对器件内热应力分布进行了计算模拟,分析了芯片裂纹的失效机理,并从材料性能和器件结构角度讨论了改善叠层封装器件可靠性的方法.

关 键 词:叠层封装  高温高湿加速试验  分层  芯片裂纹  有限元模拟
文章编号:0253-4177(2005)06-1273-05
修稿时间:2004年8月12日

Failure Analysis and Thermal Stress Simulation in a Stacked Die Package
Gu Jing,Wang Jun,Lu Zhen,Yu Hongkun,Xiao Fei.Failure Analysis and Thermal Stress Simulation in a Stacked Die Package[J].Chinese Journal of Semiconductors,2005,26(6):1273-1277.
Authors:Gu Jing  Wang Jun  Lu Zhen  Yu Hongkun  Xiao Fei
Abstract:The failure analysis of a stacked die package under a highly-accelerated temperature and humidity stress test is performed.The different failure modes,delaminations,and die cracks are studied and discussed.By taking advantage of finite element analysis (FEA),the thermal stress distribution in the stack-die package is achieved and the effect of different CTE and die thickness is studied.The simulation results indicate the crack propagation site is in accordance with that of experiment results.Suggestions for alleviating failure in a stacked die package are also obtained by reducing the thermal stress in the package.
Keywords:stacked die package  HAST  delamination  die crack  finite element analysis
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《半导体学报》浏览原始摘要信息
点击此处可从《半导体学报》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号