|
|||||
|
|
| 12位逐次逼近模数转换器关键设计技术研究 | |
| 引用本文： | 居水荣,魏天尧,朱樟明.12位逐次逼近模数转换器关键设计技术研究[J].电子器件,2015,38(5). |
| 作者姓名： | 居水荣 魏天尧 朱樟明 |
| 作者单位： | 江苏信息职业技术学院 |
| 基金项目： | 国家“核高基”重大科技专项，国家863计划 |
| 摘 要： | 采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差，提高有效位数，对整个ADC的采样保持电路结构进行了精确的设计，重点考虑了其中的高精度比较器电路结构；对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺，该ADC的信噪比（SNR）为72dB，有效位数（ENOB）为11.7位，该ADC的芯片面积只有0.36mm2，典型的功耗仅为40μW，微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。 |
| 关 键 词： | 集成电路ADC 设计技术 芯片面积 低功耗 有效位数 |
The Key Design Techniques of 12-bits SAR ADC |
|
| Abstract: | |
| Keywords: | ADC Integrated Circuit Design Technology Chip Size Low Power ENOB |
| 本文献已被 万方数据 等数据库收录！ | |
| 点击此处可从《电子器件》浏览原始摘要信息 | |
| 点击此处可从《电子器件》下载全文 | |