|
|||||
|
|
| 基于FPGA的可配置IIC总线接口设计 | |
| 引用本文： | 张素萍.基于FPGA的可配置IIC总线接口设计[J].电子器件,2016,39(4). |
| 作者姓名： | 张素萍 |
| 作者单位： | 天津中德职业技术学院 |
| 基金项目： | 国家自然科学基金青年科学项目 |
| 摘 要： | 针对传统IIC总线接口的FPGA设计可重用性不高的问题，提出了一种基于FPGA的可配置IIC总线接口设计方案。该方案采用同步有限状态机设计方法和硬件描述语言Verilog HDL, 对IIC总线的数据传输时序进行模块化设计，采用Signal Tap II对设计模块进行仿真验证。实验结果表明，该设计接口作为一种主控制器接口，可实现与具有IIC总线接口的从机器件100kb/s和400kb/s的可靠数据传输。该方案具有可重用度高、可配置性强、控制灵活等优点，并已成功运用于工程实践中。 |
| 关 键 词： | FPGA IIC总线接口 Verilog HDL 可配置 仿真验证 |
Development of Configurable IIC Bus Interface Based on FPGA |
|
| Abstract: | |
| Keywords: | FPGA IIC bus interface Verilog HDL configurable simulation verification |
| 点击此处可从《电子器件》浏览原始摘要信息 | |
| 点击此处可从《电子器件》下载全文 | |