8位高速低功耗流水线型ADC的设计技术研究 |
| |
引用本文: | 居水荣,刘敏杰,朱樟明. 8位高速低功耗流水线型ADC的设计技术研究[J]. 电子器件, 2015, 38(4) |
| |
作者姓名: | 居水荣 刘敏杰 朱樟明 |
| |
作者单位: | 江苏信息职业技术学院 |
| |
基金项目: | 国家“核高基”重大科技专项;国家863计划 |
| |
摘 要: | 采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为53dB,有效位数(ENOB)为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。
|
关 键 词: | 集成电路ADC 设计技术 芯片面积 低功耗 信噪比 |
Research of Design Technologies for 8-bit 80MS/s Low Power Pipelined ADC |
| |
Abstract: | |
| |
Keywords: | ADC Integrated Circuit Design Technology Chip Size Low Power SNR(Signal-to-Noise Ratio) |
本文献已被 万方数据 等数据库收录! |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载免费的PDF全文 |