| SoC芯片可测试性设计策略的实现研究 |
| |
| 引用本文： | 胡明明,王小力.SoC芯片可测试性设计策略的实现研究[J].电路与系统学报,2011,16(2):56-61. |
| |
| 作者姓名： | 胡明明 王小力 |
| |
| 作者单位： | 西安交通大学电子与信息工程学院;西安交通大学VLSI设计研究中心;西安交通大学理学院; |
| |
| 基金项目： | 教育部科学技术重点研究资助项目(03151) |
| |
| 摘 要： | 本文结合实际研发要求,对基于USB2.0的数字音频编解码片上系统的可测试性设计(DFT)策略进行了研究.该系统采用UMC 0.13μm CMOS工艺,集成SPRAM、DPRAM、ROM、上电复位单元POR(Power On Reset)、降压转换器LDO(Low Drop Out regulator)、锁相环PLL(P...
|
| 关 键 词： | 测试控制 测试时间优化 存储器内建自测试 电熔丝 |
A study on the implementation of DFT strategies for SoC design |
| |
| HU Ming-ming,WANG Xiao-li.A study on the implementation of DFT strategies for SoC design[J].Journal of Circuits and Systems,2011,16(2):56-61. |
| |
| Authors: | HU Ming-ming WANG Xiao-li |
| |
| Affiliation: | HU Ming-ming1,3,WANG Xiao-li2,3(1.The School of Electronic and Information Engineering,Xi'an Jiaotong University,Xi'an 710049,China,2.The School of Science,China 3.Design Center of VLSI,China) |
| |
| Abstract: | |
| |
| Keywords: | test control test time optimization MBIST e-fuse |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
