首页 | 本学科首页   官方微博 | 高级检索  
     

基于FPGA的数字电子钟设计
引用本文:王琥,任峻.基于FPGA的数字电子钟设计[J].电子设计工程,2014(4):127-129.
作者姓名:王琥  任峻
作者单位:湖南农业大学信息科学技术学院,湖南长沙410128
摘    要:采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.

关 键 词:EDA  FPGA  QuartusⅡ  数字钟

Design of digital clock based on FPGA
WANG Hu,REN Jun.Design of digital clock based on FPGA[J].Electronic Design Engineering,2014(4):127-129.
Authors:WANG Hu  REN Jun
Affiliation:(College of Information Science and Technology , Hunan Agricultural University , Changsha 410128, China)
Abstract:It has become a popular method to design digital circuit by using FPGA because of its flexibility and versatility.A design scheme of digital clock based on FPGA is given in the paper.The scheme adopts VHDL to design bottom modules and circuit diagram to design top system.The digital clock is designed,compiled and simulated on Quartus Ⅱ,and tested in the FPGA experiment box.The simulation waves and test results show that the scheme is feasible.
Keywords:EDA  FPGA  Quartus Ⅱ  digital clock
本文献已被 CNKI 维普 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号