|
|||||
|
|
| 数字语音解码器的低功耗设计策略 | |
| 引用本文： | 李仕专,杨栋毅,李维涛,符天. 数字语音解码器的低功耗设计策略[J]. 电子设计工程, 2010, 18(7) |
| 作者姓名： | 李仕专 杨栋毅 李维涛 符天 |
| 作者单位： | 1. 海南软件职业技术学院,海南,琼海,571400;北京天一集成科技有限公司,北京,100089 2. 北京天一集成科技有限公司,北京,100089 3. 海南软件职业技术学院,海南,琼海,571400 |
| 摘 要： | 主要从系统级、算法级、结构级等多个层面综合考虑减少数字语音解码器的功耗.系统级使用双向不交叠时钟技术,在提高耗时长的模块运算频率的同时消除了电路的竞争与冒险;算法级主要使用汇编语言重写和优化原代码,既可以压缩源代码,更能充分挖掘硬件的运算潜力;在结构级,主要利用并行技术,增加协处理器进行并行计算,有效提高运算速度.另外在布局布线时使用全定制集成电路设计技术手工布线,大为减少解码器的芯片面积. |
| 关 键 词： | 语音解码 低功耗设计 并行技术 全定制集成电路 |
Low-power design strategy of digital audio decoder |
|
| LI Shi-zhuan,YANG Dong-yi,LI Wei-tao,FU Tian. Low-power design strategy of digital audio decoder[J]. Electronic Design Engineering, 2010, 18(7) | |
| Authors: | LI Shi-zhuan YANG Dong-yi LI Wei-tao FU Tian |
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |