|
|||||
|
|
| 基于FPGA的SoftSerdes设计与实现 | |
| 引用本文： | 张兵兵,杨银堂.基于FPGA的SoftSerdes设计与实现[J].电子元器件应用,2007,9(8):47-50. |
| 作者姓名： | 张兵兵 杨银堂 |
| 作者单位： | 西安电子科技大学微电子学院,陕西西安710071 |
| 摘 要： | 串行I/O技术所需的时钟数据恢复(CDR)技术和CDR技术所需的模拟锁相环(PLL)通常会降低电路性能.为此,文中给出了一种基于FPGA的新型全数字串/并转换设计方案. |
| 关 键 词： | FPGA SoftSerdes DDR 抽样延时线 |
| 修稿时间： | 2006-12-15 |
| 本文献已被 维普 万方数据 等数据库收录！ | |