| 集成式石英谐振加速度计倍频电路设计 |
| |
| 引用本文： | 刘迪,田文杰,金鑫,陈福彬.集成式石英谐振加速度计倍频电路设计[J].压电与声光,2021,43(5):636-639. |
| |
| 作者姓名： | 刘迪 田文杰 金鑫 陈福彬 |
| |
| 作者单位： | 北京信息科技大学 传感器重点实验室, 北京 100101 |
| |
| 基金项目： | 北京市自然科学基金重点资助项目(KZ201511232037)；现代控制技术教育部重点实验室(北京信息科技大学)基金资助项目；北京信息科技大学促进高校分类发展基金资助项目(20202021A) |
| |
| 摘 要： | 谐振式加速度计可以将加速度转换为频率信号,在导航、姿态控制等加速度计的应用领域,采集信号需要限定在较短时间内,为了满足应用的要求,基于一种单基片集成式石英谐振器,通过现场可编程门阵列(FPGA)实现了一种针对集成式石英谐振加速度计的倍频电路设计方案,包括时钟自适应模块和锁相环。时钟自适应模块根据当前输入信号产生锁相环基准时钟并将输入信号进行倍频。离心机加速度测试结果表明,当测量时间由1 s缩短为0.125 s时,传感器标度因数为3 173 Hz/g(g=9.8 m/s2),线性相关系数R2=0.999 32,与未倍频时相比,标度因数与线性度基本保持不变,所设计的倍频电路可应用于石英谐振加速度计的信号处理及数据采集系统中。
|
| 关 键 词： | 加速度计 集成式石英谐振器 倍频电路 现场可编程门阵列(FPGA) 实时性 |
|
| 点击此处可从《压电与声光》浏览原始摘要信息 |
|
点击此处可从《压电与声光》下载全文 |
|
