首页 | 本学科首页   官方微博 | 高级检索  
     

多端互连线网络布线时延的研究
引用本文:俞惠,许永生,石春琦,赖宗声,陶永刚,金玮,洪亮.多端互连线网络布线时延的研究[J].电气电子教学学报,2005,27(4):47-50,91.
作者姓名:俞惠  许永生  石春琦  赖宗声  陶永刚  金玮  洪亮
作者单位:华东师范大学,微电子电路与系统研究所,上海,200062
摘    要:互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少,这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。

关 键 词:Elmore延迟模型  多端互连线网络  布线时延
文章编号:1008-0686(2005)04-0047-05
收稿时间:2005-05-07
修稿时间:2005-05-07

Study of Multiport Interconnection Delay
YU Hui,XU Yong-sheng,SHI Chun-qi,LAI Zong-sheng,TAO Yong-gang,JIN Wei,HONG Liang.Study of Multiport Interconnection Delay[J].Journal of Electrical & Electronic Engineering Education,2005,27(4):47-50,91.
Authors:YU Hui  XU Yong-sheng  SHI Chun-qi  LAI Zong-sheng  TAO Yong-gang  JIN Wei  HONG Liang
Abstract:
Keywords:Elmore delay model  multiport interconnection  interconnection delay
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号