| 高速时钟电路的信号完整性设计 |
| |
| 引用本文： | 吕霆,祝亮.高速时钟电路的信号完整性设计[J].电子工艺技术,2004,25(1):39-41. |
| |
| 作者姓名： | 吕霆 祝亮 |
| |
| 作者单位： | 中国电子科技集团公司第54研究所,河北,石家庄,050081;中国电子科技集团公司第54研究所,河北,石家庄,050081 |
| |
| 摘 要： | 电子技术的发展日新月异,高速数字电路(即高时钟频率及快速边沿)的设计成为主流,给PCB设计带来许多问题和挑战.阐述了高速时钟电路设计过程中遇到的信号完整性问题,同时也给出了这些问题的解决方法.
|
| 关 键 词： | 高速设计 信号的完整性 解决方法 |
| 文章编号： | 1001-3474(2004)01-0039-03 |
| 修稿时间： | 2003年12月10 |
Signal Integrity of High - speed Design |
| |
| Lu Ting.ZHU Liang.Signal Integrity of High - speed Design[J].Electronics Process Technology,2004,25(1):39-41. |
| |
| Authors: | Lu TingZHU Liang |
| |
| Abstract: | With the development of electronic science technolgy, throughout the PCB design process, the designers must address high - speed issues of increasing density, complexity, and faster edge rates. And the designers will face series of problems, such as SI, EMI, cross talk, overshoot and undershoot, and so on. introduce some technique collected by author about solving those problems. |
| |
| Keywords: | High - speed design Signal integrity Technique |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
