|
|||||
|
|
| 基于CPCI总线的高速并行数字信号处理机 | |
| 引用本文： | 贾朝文,汪志强.基于CPCI总线的高速并行数字信号处理机[J].电子信息对抗技术,2001,16(4):23-26. |
| 作者姓名： | 贾朝文 汪志强 |
| 作者单位： | 信息产业部电子第二十九研究所 |
| 摘 要： | 高速并行数字信号处理机在实时数字信号处理中具有重要作用。基于实时数字信号处理思路，研制基于ＣＰＣＩ总线的高速并行数字信号处理机，测试表明，该处理机满足实时数字信号处理要求。 |
| 关 键 词： | 信号处理 并行数字信号处理 CPCI总线 |
| 修稿时间： | 2001年6月26日 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |