| 基于FPGA的数据采集系统设计 |
| |
| 引用本文： | 叶卫东,曹照连.基于FPGA的数据采集系统设计[J].现代电子技术,2005,28(24):112-114. |
| |
| 作者姓名： | 叶卫东 曹照连 |
| |
| 作者单位： | 北京航空航天大学,自动化科学与电气工程学院,北京,100083 |
| |
| 摘 要： | 设计了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Max＋PlusⅡ中实现软件设计和完成仿真.本文给出了一些模块的仿真图形.整个采集系统可实现24路最大工作频率为100 kHz的现场模拟信号采集和4路频率信号采集,且该系统也采集8路系统内部通道信号以达到自校验功能.
|
| 关 键 词： | FPGA 数据采集 时钟逻辑运算 VHDL语言 |
| 文章编号： | 1004-373X（2005）24-112-03 |
| 收稿时间： | 2005-07-29 |
| 修稿时间： | 2005年7月29日 |
Design of Data Acquisition System Based on FPGA |
| |
| YE Weidong,CAO Zhaolian.Design of Data Acquisition System Based on FPGA[J].Modern Electronic Technique,2005,28(24):112-114. |
| |
| Authors: | YE Weidong CAO Zhaolian |
| |
| Affiliation: | School of Automation Science and Electrical Engineering, Beihang University,Beijing, 100083 ,China |
| |
| Abstract: | |
| |
| Keywords: | FPGA data acquisition clock logic operation VHDL language |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
