首页 | 本学科首页   官方微博 | 高级检索  
     

可编程逻辑器件低功耗技术
引用本文:吴琼,陈占计.可编程逻辑器件低功耗技术[J].现代电子技术,2006,29(24):19-21.
作者姓名:吴琼  陈占计
作者单位:西安通信学院,陕西,西安,710106
摘    要:为降低可编程逻辑器件设计中的功耗问题,必须从系统的微结构入手,采用低功耗方案降低系统的功耗。首先介绍功耗产生的原因,并通过门控技术、器件选择、寄存器传输级的优化转换和门级低功耗优化技术4个方面,阐述了如何在逻辑层面上进行低功耗设计的基本思想和主要技术。

关 键 词:低功耗  逻辑层面  门控技术  可编程逻辑器件
文章编号:1004-373X(2006)24-019-03
收稿时间:2006-07-24
修稿时间:2006年7月24日

The Low-power Design of Programmable Logical Component
WU Qiong,CHEN Zhanji.The Low-power Design of Programmable Logical Component[J].Modern Electronic Technique,2006,29(24):19-21.
Authors:WU Qiong  CHEN Zhanji
Abstract:In order to reduce the power loss problem in designing the programmable logical component,we have to start from analyzing the microstructure of a system,and then adopt a new approach to reduce the power loss so as to solve the same problem in the system power.This paper first introduces the reason why power loss appears,then through the four aspects of gate-control technology,component choice,optimizing the level of register transfers and gate low power loss technology,the basic principle and main technique concerning how to design the low power loss system at logic level is elaborated.
Keywords:low power  logic level  gate-control technology  FPGA
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号