利用Cadence Allegro进行PCB级的信号完整性仿真 |
| |
引用本文: | 李新,张琳.利用Cadence Allegro进行PCB级的信号完整性仿真[J].现代电子技术,2002(6):83-85. |
| |
作者姓名: | 李新 张琳 |
| |
作者单位: | 1. 西安电子科技大学,西安,710071 2. 西安大唐电信有限公司,西安,710075 |
| |
摘 要: | 在高速PCB设计过程中,仅仅依靠个人经验布线,往往存在巨大的局限性。利用Cadence的Allegro软件包对电路进行PCB级的仿真,可以最优化线路布局,极大地提高电路设计质量,从而缩短设计周期。本文结合作者的实际设计经验,介绍使用Cadence的一般步骤并列举在使用过程中所发现的一些问题。
|
关 键 词: | 高速PCB布线 Allegro文件转换 信号完整性仿真 电路仿真 |
修稿时间: | 2002年4月3日 |
Signal Integrity Simulation with Allegro for PCB Board Design |
| |
Abstract: | |
| |
Keywords: | Allegro |
本文献已被 维普 万方数据 等数据库收录! |
|