| 基于功耗优化的流水线ADC研制 |
| |
| 引用本文： | 卫宝跃,周玉梅,范军,胡晓宇,陈利杰.基于功耗优化的流水线ADC研制[J].半导体技术,2010,35(4):403-406. |
| |
| 作者姓名： | 卫宝跃 周玉梅 范军 胡晓宇 陈利杰 |
| |
| 作者单位： | 中国科学院,微电子研究所,专用集成电路设计实验室,北京100029;中国科学院,微电子研究所,专用集成电路设计实验室,北京100029;中国科学院,微电子研究所,专用集成电路设计实验室,北京100029;中国科学院,微电子研究所,专用集成电路设计实验室,北京100029;中国科学院,微电子研究所,专用集成电路设计实验室,北京100029 |
| |
| 基金项目： | 国家自然科学基金(60676015) |
| |
| 摘 要： | 提出了一种使流水线模数转换器功耗最优的系统划分方法。采用Matlab进行模拟,以信噪比(SNR)为约束,得出一定精度条件下,流水线ADC各子级分辨率和各级采样电容缩减因子的不同选取组合;又以功耗为约束,从以上多种组合中找到满足最低功耗的流水线ADC结构划分方法。基于以上分析,在SMIC 0.35μm工艺条件下,设计了一个10 bit、采样率20 MS/s的流水线ADC,并流片验证。2.1 MHz输入频率下测试,SFDR=73 dB、ENOB=9.18 bit,模拟部分核心功耗102.3 mW。
|
| 关 键 词： | 功耗优化 电容缩减因子 子分辨率 流水线 |
Power Optimization Design and Fabrication of Pipelined ADC |
| |
| Wei Baoyue,Zhou Yumei,Fan Jun,Hu Xiaoyu,Chen Lijie.Power Optimization Design and Fabrication of Pipelined ADC[J].Semiconductor Technology,2010,35(4):403-406. |
| |
| Authors: | Wei Baoyue Zhou Yumei Fan Jun Hu Xiaoyu Chen Lijie |
| |
| Affiliation: | Asic & System Department;Institute of Microelectronic;CAS;Beijing 100029;China |
| |
| Abstract: | An arithmetic is advanced with the goal of minimizing power dissipation in pipelined ADC. Analyzing with Matlab,multiple choices between the resolution per sub-stage and the scaling factor of capacitor size in pipelined ADC is obtained,under the signal to noise rate(SNR) restriction in certain resolution. Under the power restriction,a pipelined ADC structure dividing method with lowest power consumption was chosen in the discussion choices above.A 10 bit,20 MS/s pipelined ADC was designed and taped out with... |
| |
| Keywords: | power optimization scaling factor of capacitor sub-stage resolution pipeline |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
