| 64位超前进位对数加法器的设计与优化 |
| |
| 引用本文： | 王仁平,何明华,陈传东,戴惠明,黄扬国.64位超前进位对数加法器的设计与优化[J].半导体技术,2010,35(11):1116-1121. |
| |
| 作者姓名： | 王仁平 何明华 陈传东 戴惠明 黄扬国 |
| |
| 作者单位： | 福州大学,物理与信息工程学院,福州,350108;福州大学,物理与信息工程学院,福州,350108;福州大学,物理与信息工程学院,福州,350108;福州大学,物理与信息工程学院,福州,350108;福州大学,物理与信息工程学院,福州,350108 |
| |
| 基金项目： | 福建省区域科技重大项目，福建省自然科学基金(重点)，福建省教育厅 |
| |
| 摘 要： | 设计一个应用于高性能微处理器的快速64位超前进位对数加法器.通过分析超前进位对数加法器原理,提出了改进四进制Kogge-Stone树算法的64位超前进位对数加法器结构,并结合使用多米诺动态逻辑、时钟延迟多米诺逻辑和传输门逻辑等技术来设计和优化电路.该加法器采用SMIC 0.18 μm CMOS工艺实现,在最坏情况下完成一次加法运算时间为486.1 ps,与相同工艺和相同电路结构采用静态CMOS实现相比,大大减少了加法器各级门的延迟时间,取得良好的电路性能.
|
| 关 键 词： | 多米诺动态逻辑 时钟延时多米诺 对数加法器 点操作 Kogge-Stone树 |
Design and Optimization of 64-Bit Look-Ahead Logarithmic Adders |
| |
| Wang Renping,He Minghua,Chen Chuandong,Dai Huiming,Huang Yangguo.Design and Optimization of 64-Bit Look-Ahead Logarithmic Adders[J].Semiconductor Technology,2010,35(11):1116-1121. |
| |
| Authors: | Wang Renping He Minghua Chen Chuandong Dai Huiming Huang Yangguo |
| |
| Affiliation: | Wang Renping,He Minghua,Chen Chuandong,Dai Huiming,Huang Yangguo(College of Physics and Information Engineering,Fuzhou University,Fuzhou 350108,China) |
| |
| Abstract: | |
| |
| Keywords: | domino dynamic logic clock-delay domino logarithmic adder dot operations Kogge-Stone tree |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
