| FPGA准实时寿命损耗评价系统的验证试验设计 |
| |
| 引用本文： | 刘涵雪,谢劲松,吕镇邦,喻宏.FPGA准实时寿命损耗评价系统的验证试验设计[J].半导体技术,2016,41(12):951-958. |
| |
| 作者姓名： | 刘涵雪 谢劲松 吕镇邦 喻宏 |
| |
| 作者单位： | 北京航空航天大学可靠性与系统工程学院,北京,100191;中航工业西安航空计算技术研究所,西安,710000 |
| |
| 摘 要： | 为验证已建立的现场可编程门阵列(FPGA)器件准实时寿命评价系统的工程合理性,进行了加速寿命试验的设计.验证试验的设计,考虑不同型号之间的可靠性差异,针对特定型号的Xilinx XCV600 FPGA样本,能够定位样本内部具体失效部位.针对FPGA高可靠性的特点,施加温度、电压和频率3种加速应力;针对FPGA使用环境多变的特点,构建了整套载荷数据跟踪与处理流程.试验方案通过硬件和软件系统实现,硬件系统进行FPGA工作环境的加载及准实时工作情况数据的采集,软件系统基于电迁移失效机理对采集到的数据进行处理得到寿命信息,将试验与预测结果进行比对完成验证.实践表明了该试验设计的可实施性,确认了部分系统预测结果的准确性.
|
| 关 键 词： | 现场可编程门阵列(FPGA) 特定型号 准实时寿命评价 加速寿命试验 验证试验 |
Verification Test Design of a Quasi-Real-Time Residual Life Assessment System for FPGA |
| |
| Liu Hanxue,Xie Jinsong,Lü Zhenbang,Yu Hong.Verification Test Design of a Quasi-Real-Time Residual Life Assessment System for FPGA[J].Semiconductor Technology,2016,41(12):951-958. |
| |
| Authors: | Liu Hanxue Xie Jinsong Lü Zhenbang Yu Hong |
| |
| Abstract: | |
| |
| Keywords: | field programmable gate array (FPGA) specific type quasi-real-time residual life assessment accelerated life test verification test |
| 本文献已被 万方数据 等数据库收录！ |
|
