|
|||||
|
|
| 0.9μm CMOS ASIC的Top-Down设计 | |
| 引用本文： | 居水荣,袁敏民.0.9μm CMOS ASIC的Top-Down设计[J].半导体技术,1999(1). |
| 作者姓名： | 居水荣 袁敏民 |
| 作者单位： | 中国华晶电子集团公司 |
| 摘 要： | 目前在国内,0.9μm工艺应该算是比较先进的工艺,而Top-Down设计技术即用VHDL硬件描述语言对A SIC行为作描述,然后利用综合工具和我们所引进的0.9μm高速CMOS标准单元库得到门级网表,完成仿真之后作自动布局布线得到版图,目前也应该说是较高层次的设计方法.采用以上设计方法,在"908"工程所引进的一整套正向设计流程的基础上开发了用于传真机上汉字显示及控制用的三块芯片,最大的规模在220000个元件以上,在0.9μm工艺线上投片后,在性能及成品率方面都取得了很好的效果.另外还与用户合作开发了一块频率较高、规模也很大(不含存储器,随机逻辑为60000门)的数据处理芯片. |
0.9μm CMOS ASIC的Top-Down设计 |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |