CEE-Gr:一个在多约束下进行性能优化的总体布线器 |
| |
引用本文: | 张凌,经彤,洪先龙,许静宇,Xiong Jinjun,He Lei.CEE-Gr:一个在多约束下进行性能优化的总体布线器[J].半导体学报,2004,25(5). |
| |
作者姓名: | 张凌 经彤 洪先龙 许静宇 Xiong Jinjun He Lei |
| |
作者单位: | 1. 清华大学计算机科学与技术系,北京,100084 2. Department of Electrical Engineering,UC at Los Angeles,Los Angeles,CA 90095-1594,USA |
| |
基金项目: | 国家高技术研究发展计划(863计划),高等学校博士学科点专项科研项目,清华大学校科研和教改项目,国家自然科学基金,美国国家自然科学基金 |
| |
摘 要: | 提出了一个在多约束下进行性能优化的总体布线算法.研究了在总体布线阶段同时进行RLC耦合噪声(串扰)、时延性能和布线拥挤优化的问题.根据所提出的算法思想已实现了相应的总体布线器:CEE-Gr.并对所实现的总体布线器CEE-Gr进行了MCNC电路例子的测试,得到令人满意的结果.
|
关 键 词: | VLSI/ULSI 布图设计 总体布线 多约束 性能优化 |
CEE-Gr:A Global Router with Performance Optimization Under Multi-Constraints |
| |
Abstract: | A global routing algorithm with performance optimization under multi-constraints is proposed,which studies RLC coupling noise,timing performance,and routability simultaneously at global routing level.The algorithm is implemented and the global router is called CEE-Gr.The CEE-Gr is tested on MCNC benchmarks and the experimental results are promising. |
| |
Keywords: | VLSI/ULSI physical design global routing multi-constraints performance optimization |
本文献已被 万方数据 等数据库收录! |
| 点击此处可从《半导体学报》浏览原始摘要信息 |