PCB、键合线和芯片联合仿真方法的研究

由于射频集成电路(RFIC)芯片在应用及板级测试过程中会出现各种寄生效应、分布效应，因此芯片性能极易受 到PCB、键合线以及外围元件的影响。并且，在传统的芯片设计软件中，这些不理想效应在芯片设计过程中是无法预知 的。基于以上原因，本文阐述了一种在测试前对芯片、键合线和片外电路及元器件进行联合仿真的方法，充分地模拟真 实测试和使用环境，这将大大方便验证过程，也为RFIC 的设计者提供便利。