| 多时钟源分割方法在时钟树综合中的应用 |
| |
| 引用本文： | 崔茜,于忠臣.多时钟源分割方法在时钟树综合中的应用[J].中国集成电路,2014(6):32-36. |
| |
| 作者姓名： | 崔茜 于忠臣 |
| |
| 作者单位： | 北京工业大学,北京市嵌入式系统重点实验室,北京100124 |
| |
| 摘 要： | 本文以sha256算法模块的数字后端物理设计为例,提出了将多时钟源分割技术应用在传统时钟树综合中的方法。应用该方法后,利用有效时钟偏移,仅通过少量时钟缓冲器的插入就解决了该模块设计中的建立时间违例问题,大大降低了后续时序收敛工作的复杂度,将时序修复耗时缩短为采用传统方法的20%。
|
| 关 键 词： | 集成电路 时钟树综合 多源时钟树 时序收敛 |
The Method of Multisource Using in Clock Tree Synthesis |
| |
| Affiliation: | CUI Qian, John Yu (Beijing University of Technology, Beijing Embedded System Key Lab, Beijing 100124, China) |
| |
| Abstract: | The paper uses the example of the physical design of sha256 algorithm to illustrate multisource methodology using in the conventional clock tree synthesis. The methodology has greatly saved the time cost in timing closure by using useful skew and fewer clock buffers＇ insertion. In this case, the time cost has been reduced 20% comparing to the conventional clock tree synthesis. |
| |
| Keywords: | Integrated Circuit （ IC ） clock tree synthesis （ CTS ） multisource clock tree timing closure |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
