|
|||||
|
|
| 定时器 | |
| 引用本文： | 王振红,钱飞.定时器[J].集成电路应用,2002(12):35-37. |
| 作者姓名： | 王振红 钱飞 |
| 作者单位： | 北方工业大学100041 |
| 摘 要： | 介绍了EDA技术作为开发手段实现99分钟内定时，本系统基于VHDL语言，采用CPLD为核心，具有体积小，可靠性高，灵活性强等特点。 |
| 关 键 词： | 定时器 VHDL语言 CPLD EDA技术 |
| 本文献已被 维普 等数据库收录！ | |
|
||||||||||||||||||||||
|
||||||||||||||||||||||
|
||||||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |