| 基于DSP和FPGA的串行RapidIO系统性能测试与分析 |
| |
| 引用本文： | 饶,坤.基于DSP和FPGA的串行RapidIO系统性能测试与分析[J].信息与电子工程,2012,10(6):680-684. |
| |
| 作者姓名： | 饶 坤 |
| |
| 作者单位： | 中国西南电子技术研究所 |
| |
| 摘 要： | RapidIO是一种基于包交换的高速总线互连技术,支持芯片到芯片和板到板的通信,具有大带宽、高效率、低时延的特点,能满足嵌入式系统对高速数据交换的需求。介绍RapidIO的相关协议,设计以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为节点的串行RapidIO互连系统,对互连系统的高速数据传输进行性能测试,DSP和FPGA的测试速度可分别达到586.6 MByte/s和888.9 MByte/s,并分析实测值与理论值存在差异的原因,为高速信号处理设备的设计研制提供技术支撑。
|
| 关 键 词： | RapidIO总线 数字信号处理器 现场可编程门阵列 性能测试与分析 |
| 收稿时间： | 2012/2/20 0:00:00 |
| 修稿时间： | 2012/3/26 0:00:00 |
Test and analysis of serial RapidIO system based on DSP and FPGA |
| |
| RAO Kun.Test and analysis of serial RapidIO system based on DSP and FPGA[J].information and electronic engineering,2012,10(6):680-684. |
| |
| Authors: | RAO Kun |
| |
| Affiliation: | RAO Kun(Southwest China Institute of Electronic Technology,Chengdu Sichuan 610036,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《信息与电子工程》浏览原始摘要信息 |
|
点击此处可从《信息与电子工程》下载全文 |
|
