| 数字信号处理器中阵列乘法器的研究与实现 |
| |
| 引用本文： | 向淑兰,曹良帅.数字信号处理器中阵列乘法器的研究与实现[J].微电子学与计算机,2005,22(10):133-136. |
| |
| 作者姓名： | 向淑兰 曹良帅 |
| |
| 作者单位： | [1]中国民航飞行学院,四川广汉618307 [2]西北工业大学计算机学院,陕西西安710072 |
| |
| 摘 要： | 文章讨论了基本的线形阵列加法器和基于水平压缩矩阵的并行阵列加法器，在此基础上提出了一种改进的阵列乘法器结构．通过生成多位的部分积，大大减少进位传输的延迟，提高乘法器的速度，并通过对三种结构的实现效率进行对比得到了验证。
|
| 关 键 词： | 阵列乘法器 进位保留 部分积 华莱士树 |
| 文章编号： | 1000-7180（2005）10-133-04 |
| 收稿时间： | 2005-06-08 |
| 修稿时间： | 2005年6月8日 |
Research and Implementation of Array Multiplier in Digital Signal Processing |
| |
| XIANG Shu-lan, CAO Liang-shuai.Research and Implementation of Array Multiplier in Digital Signal Processing[J].Microelectronics & Computer,2005,22(10):133-136. |
| |
| Authors: | XIANG Shu-lan CAO Liang-shuai |
| |
| Abstract: | The thesis discusses the basic linear array muhiplier and parallel array multiplier based on column compression matrix, and then proposes an improved array multiplier. By producing multi-bits partial products, we can reduce the delay of carry transmission remarkably as well as improve the performance of multiplier. Finally, the performance comparison among these three structures proves the advantages of the improved structure. |
| |
| Keywords: | Array multiplier Carry save array Partial product Wallace tree |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
