| S M3杂凑算法的流水线结构硬件实现 |
| |
| 引用本文： | 蔡冰清,白国强.S M3杂凑算法的流水线结构硬件实现[J].微电子学与计算机,2015(1). |
| |
| 作者姓名： | 蔡冰清 白国强 |
| |
| 作者单位： | 清华大学微电子所,北京,100084 |
| |
| 摘 要： | 提出一种流水线结构的硬件实现策略，同时采用CSA加法器进行关键路径压缩，极大地提高了工作频率和算法的计算速率．在191 M Hz时钟频率下，实现了73．54 Gb／s的高吞吐率．
|
| 关 键 词： | SM3 杂凑函数 硬件实现 流水线结构 |
Implementation of Pipeline Structure of SM3 Algorithm on FPGA |
| |
| CAI Bing-qing,BAI guo-qiang.Implementation of Pipeline Structure of SM3 Algorithm on FPGA[J].Microelectronics & Computer,2015(1). |
| |
| Authors: | CAI Bing-qing BAI guo-qiang |
| |
| Abstract: | |
| |
| Keywords: | SM3 hash hardware implementation pipeline |
| 本文献已被 万方数据 等数据库收录！ |
|
