| 32位稀疏树加法器的设计改进与实现 |
| |
| 引用本文： | 路卢,彭思龙.32位稀疏树加法器的设计改进与实现[J].微电子学与计算机,2007,24(12):24-28. |
| |
| 作者姓名： | 路卢 彭思龙 |
| |
| 作者单位： | 国家专用集成电路设计工程技术研究中心,北京,100080 |
| |
| 摘 要： | 提出了一种改进进位运算的32位稀疏树加法器。在对现有稀疏树加法器使用的进位运算算子"o"进行深入探讨的基础上,对该算子的表达式做出了适当改进,去除了原算子中进位输入须为0的前提条件,同时保留了原算子适用于稀疏树进位结构的运算特性。采用该改进算子的32位稀疏树加法器可以并行地产生进位输入分别为0和1时的一对"和"输出,并可根据需要选择输出相应的结果。在1.2V130nm典型CMOS工艺条件下,经由HSPICE仿真,改进的32位稀疏树加法器的关键路径延迟为10.8FO4。结果表明,该加法器在运算能力得到扩充的同时,在运算速度方面也具有一定优势。
|
| 关 键 词： | 稀疏树 并行前缀 加法器 |
| 文章编号： | 1000-7180（2007）12-0025-05 |
| 收稿时间： | 2007-02-08 |
| 修稿时间： | 2007年2月8日 |
Modification and Implementation of 32-Bit Sparse Tree Adder |
| |
| LU Lu,PENG Si-long.Modification and Implementation of 32-Bit Sparse Tree Adder[J].Microelectronics & Computer,2007,24(12):24-28. |
| |
| Authors: | LU Lu PENG Si-long |
| |
| Abstract: | |
| |
| Keywords: | sparse tree parallel prefix adder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
