| 1.8V 10位 50Ms/s低功耗流水线ADC的设计 |
| |
| 引用本文： | 李天望,叶波,江金光.1.8V 10位 50Ms/s低功耗流水线ADC的设计[J].微电子学与计算机,2010,27(4). |
| |
| 作者姓名： | 李天望 叶波 江金光 |
| |
| 作者单位： | 1. 武汉大学,集产电路与通讯软件系,湖北,武汉,430079
2. 上海电力学院,微电子研究所,上海,20090 |
| |
| 摘 要： | 采用每级1.5位精度的流水线结构,设计了一个10位50 Ms/ s的低功耗ADC.每级流水线所用的电容按比例缩小,大大地节省了功耗.同时提出了一种提高OTA压摆率的方法,进一步降低了电路的功耗,采用TSMC0.18μm CMOS工艺进行设计,结果表明该ADC在输入频率20MHz、采样速率50MHz下,SNR为59dB,DNL和INL分别为±0.4和±0.5 LSB,ADC的功耗为47mW.
|
| 关 键 词： | 流水线ADC 低功耗 |
Design of a 1.8V, 10-bit, 50-Ms/s Low Power Pipelined ADC |
| |
| LI Tian-wang,YE Bo,JIANG Jin-guang.Design of a 1.8V, 10-bit, 50-Ms/s Low Power Pipelined ADC[J].Microelectronics & Computer,2010,27(4). |
| |
| Authors: | LI Tian-wang YE Bo JIANG Jin-guang |
| |
| Abstract: | |
| |
| Keywords: | OTA SNR |
| 本文献已被 万方数据 等数据库收录！ |
|
