OTN帧头定位电路优化研究 |
| |
引用本文: | 王建锋,蒋林.OTN帧头定位电路优化研究[J].电子产品世界,2014(1). |
| |
作者姓名: | 王建锋 蒋林 |
| |
作者单位: | 西安邮电大学; |
| |
基金项目: | 陕西省“13115”科技创新工程重大科技专项计划项目(项目编号2009ZDKG-43) |
| |
摘 要: | 在OTN帧结构中,Serdes在从高速的串行数据中恢复出数据后,数据只是按顺序以64bit为宽度重新放置,并没有按字节对齐,所以后续电路无法直接使用这样的数据。需要帧头定位电路找到帧头后,把所有的数据按字节对齐。但是将OTN数据转换为并行的数据后,存在着数据速率高,位宽大的问题。在ASIC或FPGA中,大量的大位宽的数据,是不容易运行在较高的速率下的。所以需要对帧定位电路进行简化,以使得电路在大位宽时,仍然能够进行高速运行。研究了OTN数据的帧结构后,提出了一种适合于高速率的、大位宽的处理电路。电路比传统电路规模小了近一半,能够提高电路运行的速度。
|
关 键 词: | OTN 帧头 定位 |
本文献已被 CNKI 等数据库收录! |
|