| 一种LDPC码的构造及其编码器的FPGA实现 |
| |
| 引用本文： | 万礼华,王博,李小侠.一种LDPC码的构造及其编码器的FPGA实现[J].中国新通信,2008,10(5):44-49. |
| |
| 作者姓名： | 万礼华 王博 李小侠 |
| |
| 作者单位： | 1. 重庆金美通信有限责任公司,重庆,400030
2. 重庆大学,重庆,400030 |
| |
| 摘 要： | 本文研究了一种构造奇偶校验矩阵H的新方法,通过这种方法构造的H不含有短长度的圈.本文同时提出了一种相对高效的LDPC码的编码方法,这种基于循环移位矩阵的准循环LDPC码的设计方法既有较好的性能又有实际应用中可接受的编码复杂度.整个设计使用Verilog语言描述,并在Altera公司的Stratix器件上实现验证.
|
| 关 键 词： | LDPC码 纠错 Verilog 编码器 FPGA LDPC 方法构造 编码器 FPGA Code Low Density Implementation Design 验证 器件 Stratix Altera 语言描述 Verilog 设计使用 编码复杂度 应用 性能 设计方法 准循环 |
| 修稿时间： | 2008年1月31日 |
A Simple Design and FPGA Implementation of Low Density Parity-Check Code |
| |
| Wan Lihua,Wang Bo,Li Xiaoxia.A Simple Design and FPGA Implementation of Low Density Parity-Check Code[J].China New Telecommunications,2008,10(5):44-49. |
| |
| Authors: | Wan Lihua Wang Bo Li Xiaoxia |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
