| 时序电路等价验证的触发器匹配 |
| |
| 引用本文： | 张超,竺红卫.时序电路等价验证的触发器匹配[J].电子与信息学报,2014,36(9). |
| |
| 作者姓名： | 张超 竺红卫 |
| |
| 作者单位： | 浙江大学电气工程学院 杭州 310027 |
| |
| 摘 要： | 通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路,使用时序帧展开传递算法比较触发器的帧时序状态输出,同时在SAT解算中加入信息学习继承等启发式算法,将时序电路的触发器一一匹配。在ISCAS89电路上的实验结果表明,该文算法在对触发器的匹配问题上是非常有效的。
|
| 关 键 词： | 触发器匹配 自动测试模式生成模型 布尔可满足性 时序帧递进展开 信息学习 |
Flip-flops Matching for Sequential Equivalence Checking |
| |
| Zhang Chao,Zhu Hong-wei.Flip-flops Matching for Sequential Equivalence Checking[J].Journal of Electronics & Information Technology,2014,36(9). |
| |
| Authors: | Zhang Chao Zhu Hong-wei |
| |
| Abstract: | |
| |
| Keywords: | Flip-flops matching Automatic Test Pattern Generation (ATPG) module Boolean Satisfiability (SAT) Progressive expansion of sequential frames Information learning |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
