| TCP段乱序重排的硬件设计与实现 |
| |
| 引用本文： | 韩晓鑫,付宇卓,韩泽耀.TCP段乱序重排的硬件设计与实现[J].信息技术,2008,32(10). |
| |
| 作者姓名： | 韩晓鑫 付宇卓 韩泽耀 |
| |
| 作者单位： | 上海交通大学微电子学院,上海,200240 |
| |
| 摘 要： | 介绍了一种基于FPGA设计的网络协议处理器中TCP段乱序重排硬件结构的设计与实现.乱序处理过程完全基于描述符,避免了数据payload的拷贝.该结构的独特设计降低了处理的时间复杂度,且具有很好的灵活性和扩展性,性能也能完全满足高速网络发展的要求.文中详细介绍了乱序重排部件的数据结构及其工作原理,并对比其它硬件设计进行分析.
|
| 关 键 词： | TCP协议 乱序重排 描述符 |
Design and implementation of TCP segment re-ordering |
| |
| HAN Xiao-xin,FU Yu-zhuo,HAN Ze-yao.Design and implementation of TCP segment re-ordering[J].Information Technology,2008,32(10). |
| |
| Authors: | HAN Xiao-xin FU Yu-zhuo HAN Ze-yao |
| |
| Affiliation: | HAN Xiao-xin,FU Yu-zhuo,HAN Ze-yao(School of Microelectronics,Shanghai Jiaotong University,Shanghai 200240,China) |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
