| 基于FPGA技术全数字锁相环的设计与实现 |
| |
| 引用本文： | 杨辉媛,谭伟杰,满益彩.基于FPGA技术全数字锁相环的设计与实现[J].电子质量,2008(3):18-20. |
| |
| 作者姓名： | 杨辉媛 谭伟杰 满益彩 |
| |
| 作者单位： | 吉首大学物理科学与信息工程学院,湖南,吉首,416000 |
| |
| 摘 要： | 锁相环器件的数字集成化,使它的应用范围日益拓宽。该文提出了基于FPGA可编程技术实现的全数字锁相环的一种设计方法。给出了实现方法和实验结果,通过仿真表明了该设计方法是成功有效的。
|
| 关 键 词： | 锁相环 FPGA Verilog HDL |
| 文章编号： | 1003-0107(2008)03-0018-03 |
Design and Realization of Entire Digital Phase-Locked Loop Based on FPGA technology |
| |
| Yang hui-yuan,Tan wei-jie,Man yi-cai.Design and Realization of Entire Digital Phase-Locked Loop Based on FPGA technology[J].Electronics Quality,2008(3):18-20. |
| |
| Authors: | Yang hui-yuan Tan wei-jie Man yi-cai |
| |
| Abstract: | With the integrated digital of PLL development,it has increasingly broadened the scope of the application.One design method of entire digital Phase-Locked Loop based on FPGA technology is introduced.Experiment method an result are given.This design method is very successful and effective by simulation. |
| |
| Keywords: | Phase-locked loop FPGA Verilog HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
