|
|||||
|
|
| 数字化变电站中高精度同步采样时钟的设计 | |
| 引用本文： | 谢黎,黄国方,沈健.数字化变电站中高精度同步采样时钟的设计[J].水电自动化与大坝监测,2009(1):61-65. |
| 作者姓名： | 谢黎 黄国方 沈健 |
| 作者单位： | 国网电力科学研究院/南京南瑞集团公司，江苏省南京市 210003 |
| 摘 要： | 在数字化变电站的应用中，对同步采样时钟要求高稳定和高精度，其实现关键在于消除同步采样时钟的误差。文中从分析同步采样时钟误差产生的原因出发，利用全球定位系统（GPS）接收机输出GPS时钟误差分布的特点和晶振频率在短时间内的相对稳定性及现场可编程门阵列（FPGA）的高速数字信号处理的特性，采用相应处理措施消除了晶振频率偏差对同步采样时钟的影响，实现了GPS时钟在短时间内出现较大偏移或扰动时对其进行人为补偿，从而保证了采样时钟的精确同步，为数字化变电站的设计应用提供了一种高稳定、高精度的同步采样时钟设计方法。 |
| 关 键 词： | 晶振 数字化变电站 时钟网络 GPS时钟 同步采样时钟 FPGA |
| 收稿时间： | 7/28/2008 4:11:46 PM |
Design of High Accuracy Synchronous Sampling Clock in Digital Substations |
|
| XIE Li,HUANG Guofang,SHEN Jian.Design of High Accuracy Synchronous Sampling Clock in Digital Substations[J].HYDROPOWER AUTOMATION AND DAM MONITORING,2009(1):61-65. | |
| Authors: | XIE Li HUANG Guofang SHEN Jian |
| Abstract: | |
| Keywords: | crystal oscillator digital substation clock net GPS clock synchronous sampling clock FPGA |
| 点击此处可从《水电自动化与大坝监测》浏览原始摘要信息 | |
| 点击此处可从《水电自动化与大坝监测》下载全文 | |