| 时序基准电路S344可测性设计 |
| |
| 引用本文： | 赵树军,王永强,张帅.时序基准电路S344可测性设计[J].黑龙江工程学院学报,2015(2):13-17. |
| |
| 作者姓名： | 赵树军 王永强 张帅 |
| |
| 作者单位： | 黑龙江工程学院 电气与信息工程学院,黑龙江 哈尔滨,150050 |
| |
| 基金项目： | 2014年黑龙江省教育厅规划课题 |
| |
| 摘 要： | 以时序电路的可测性设计方法为主要研究内容,针对时序电路中由于时序元件的可观测性和可控制性比较差,导致测试生成难度较大,并且存在影响测试故障覆盖率的问题。以固定型故障模型的检测为研究基础,通过对时序电路进行扫描测试技术的可测性设计,解决时序电路中内部节点难以测试的问题。设计实现的目标是以尽可能少地插入可测性设计的硬件逻辑,提高被测时序电路的故障覆盖率。
|
| 关 键 词： | 可测性设计 扫描测试技术 硬件描述语言 网表 测试故障覆盖率 |
The testability design of sequential circuits S344 |
| |
| ZHAO Shu-jun,WANG Yong-qiang,ZHANG Shuai.The testability design of sequential circuits S344[J].Journal of Heilongjiang Institute of Technology,2015(2):13-17. |
| |
| Authors: | ZHAO Shu-jun WANG Yong-qiang ZHANG Shuai |
| |
| Affiliation: | ZHAO Shu-jun;WANG Yong-qiang;ZHANG Shuai;College of Electrical and Information Engineering,Heilongjiang Institute of Technology; |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
