| CRC码的FPGA实现 |
| |
| 引用本文： | 叶懋,刘宇红,刘桥. CRC码的FPGA实现[J]. 重庆理工大学学报(自然科学版), 2007, 21(3): 85-87 |
| |
| 作者姓名： | 叶懋 刘宇红 刘桥 |
| |
| 作者单位： | 贵州大学电子科学系 贵阳550025 |
| |
| 摘 要： | 介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算过程,并以CRC-16为例,给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序,它既是校验码的生成器,也是待校验数据的校验器,对该例进行仿真并给出综合结果,最终可以在现场可编程门阵列(FPGA)上实现,其工作频率可达400 MHz.
|
| 关 键 词： | 循环冗余校验 VerilogHDL FPGA |
| 文章编号： | 1671-0924(2007)03-0085-03 |
| 修稿时间： | 2007-01-15 |
Implementation of CRC Based on FPGA |
| |
| YE Mao,LIU Yu-hong,LIU Qiao. Implementation of CRC Based on FPGA[J]. Journal of Chongqing University of Technology(Natural Science), 2007, 21(3): 85-87 |
| |
| Authors: | YE Mao LIU Yu-hong LIU Qiao |
| |
| Abstract: | |
| |
| Keywords: | CRC Verilog HDL FPGA |
| 本文献已被 CNKI 等数据库收录！ |
|
