| 伪单输入跳变测试序列的测试生成器设计 |
| |
| 引用本文： | 陈卫兵,汤兰.伪单输入跳变测试序列的测试生成器设计[J].沈阳工业大学学报,2008,30(1):108-111. |
| |
| 作者姓名： | 陈卫兵 汤兰 |
| |
| 作者单位： | 阜阳师范学院,物理系,安徽,阜阳,236041 |
| |
| 摘 要： | 为降低内建自测试电路中的功耗，在分析内建自测试低功耗设计一般方法的基础上，从提高测试向量之间相关性的角度出发，提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的基础上添加了简单的控制逻辑电路，从而得到一种新的伪单输入跳变测试序列，并且在基准电路上进行了实验.实验结果表明，该设计方案在降低功耗的同时可使测试的时间大大缩短.
|
| 关 键 词： | 低功耗设计 内建白测试 测试生成器 线性反馈移位寄存器 伪单输入跳变 伪单输入跳变 测试序列 测试生成器 设计方案 sequence test pattern based generator 时间 降低功耗 结果 实验 基准电路 逻辑电路 控制 添加 反馈移位寄存器 线性 BIST 测试功耗 |
| 文章编号： | 1000-1646（2008）01-0108-04 |
| 收稿时间： | 2006-06-30 |
| 修稿时间： | 2006年6月30日 |
Design of test pattern generator based on pseu-SIC test sequence |
| |
| CHEN Wei-bing,TANG Lan.Design of test pattern generator based on pseu-SIC test sequence[J].Journal of Shenyang University of Technology,2008,30(1):108-111. |
| |
| Authors: | CHEN Wei-bing TANG Lan |
| |
| Abstract: | |
| |
| Keywords: | low power design BIST test generator LFSR pseu-SIC |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《沈阳工业大学学报》浏览原始摘要信息 |
|
点击此处可从《沈阳工业大学学报》下载全文 |
|
