| 基于CPLD的高速数据采集系统控制模块的设计与实现 |
| |
| 引用本文： | 曲震宇,刘胜辉.基于CPLD的高速数据采集系统控制模块的设计与实现[J].哈尔滨理工大学学报,2006,11(3):75-77. |
| |
| 作者姓名： | 曲震宇 刘胜辉 |
| |
| 作者单位： | 哈尔滨理工大学,计算机科学与技术学院,黑龙江,哈尔滨,150080 |
| |
| 摘 要： | 采用EDA技术,通过硬件实现对数据采集系统的控制,从而提高速度和可靠性.这一方法对控制逻辑的设计具有普遍意义.采用HDL Verilog和CPLD完成了对高速数据采集系统及数据存储控制逻辑的设计.仿真验证结果表明,其控制模块的采样周期达到0.4μs,设计完全满足系统控制的要求.
|
| 关 键 词： | HDLVerilog CPLD 数据采集与存储控制逻辑 仿真 |
| 文章编号： | 1007-2683(2006)03-0075-03 |
| 修稿时间： | 2005年12月12 |
Design Principles and Realization of High -speed Data Acquisition System Control Module Based On CPLD Technology |
| |
| QU Zhen-yu,LIU Sheng-hui.Design Principles and Realization of High -speed Data Acquisition System Control Module Based On CPLD Technology[J].Journal of Harbin University of Science and Technology,2006,11(3):75-77. |
| |
| Authors: | QU Zhen-yu LIU Sheng-hui |
| |
| Abstract: | Using EDA technology,the method utilizes hardware to control the data acquisition system,thereby enhances the system's speed and reliability.The project has the universal significance to the design of logic control.This article made use of HDL Verilog and CPLD completing the design of high speed data acquisition system and the data storage control logic,finally carried on the simulation confirmation.The result indicats its sampling cycle can achieve 0.4us and the design can fully suffice for the system control requirement. |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
