VLSI时延驱动布局和电源网布线研究

本文介绍了在亚微米工艺条件下，超大规模集成电路（ＶＬＳＩ）布图设计自动化的两个重要专题，即时延驱动布局和电源（Ｐ／Ｇ）网布线问题。在时延驱动布局中，我们提出了给线网加权的新方法和基于等位场概念的面向路径的迭代改善方法。在Ｐ／Ｇ网布线中，我们着重介绍了Ｐ／Ｇ网的拓扑布线，线宽确定，路径动态修改及通道实体嵌入等算法。上述工作是由本院ＣＡＤ所ＶＬＳＩ布图课题组在近几年完成的。