| 自采样比例积分控制全数字锁相环的性能分析和实现 |
| |
| 引用本文： | 李亚斌,彭咏龙,李和明.自采样比例积分控制全数字锁相环的性能分析和实现[J].中国电机工程学报,2005,25(18):0-69. |
| |
| 作者姓名： | 李亚斌 彭咏龙 李和明 |
| |
| 作者单位： | 华北电力大学电气工程学院,河北省,保定市,071003 |
| |
| 摘 要： | 提出了一种基于自采样比例积分（PI）控制的全数字锁相环（ADPLL）,并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件（FPGA）予以实现.由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计.理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点.该设计方案可以作为一个子系统或功能模块用来构成片上系统（SoC）,用以提高控制系统的可靠性、简化系统的硬件结构.
|
| 关 键 词： | 全数字锁相环 自采样 比例积分控制 现场可编程逻辑器件 片上系统 |
| 文章编号： | 0258-8013（2005）18-0064-06 |
| 收稿时间： | 2005-03-02 |
| 修稿时间： | 2005年3月2日 |
THE IMPLEMENTATION AND ANALYSIS OF A SELF-SAMPLING PI CONTROL ALL DIGITAL PHASE-LOCKED LOOP |
| |
| LI Ya-bin,PENG Yong-long,LI He-ming.THE IMPLEMENTATION AND ANALYSIS OF A SELF-SAMPLING PI CONTROL ALL DIGITAL PHASE-LOCKED LOOP[J].Proceedings of the CSEE,2005,25(18):0-69. |
| |
| Authors: | LI Ya-bin PENG Yong-long LI He-ming |
| |
| Abstract: | |
| |
| Keywords: | All digital phase-locked loop(ADPLL) Self-sampling PI control Field programmable gate array(FPGA) System on chip(SoC) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《中国电机工程学报》浏览原始摘要信息 |
|
点击此处可从《中国电机工程学报》下载全文 |
