| ARINC659底板总线设计与仿真 |
| |
| 引用本文： | 吕强,韩警,侯旭洁.ARINC659底板总线设计与仿真[J].电子测量技术,2014,37(12). |
| |
| 作者姓名： | 吕强 韩警 侯旭洁 |
| |
| 作者单位： | 北京航空航天大学电子信息工程学院 北京 100191 |
| |
| 摘 要： | 阐述了与ARINC659底板总线相关的设计问题,从理论上分析了与设计相关的分布电容、枝节长度、传输线型等因素对信号噪声容限、匹配电阻、上升时间、传播延时等的影响作用,得出可以通过减小分布电容来减小其对端接电阻、总线信号完整性的影响.并采用GTLP器件作为底板总线的收发器,实际设计并通过Hyperlynx仿真验证了上述理论,同时也实际测量了底板非全负载时的信号波形,结果表明:将上述理论应用到ARINC659底板总线设计中能够实现总线上良好的信号完整性.
|
| 关 键 词： | ARINC659总线 分布电容 传输时间 GTLP器件 Hyperlynx仿真 |
Design and simulation for ARINC 659 backplane |
| |
| Lv Qiang,Han Jing,Hou Xujie.Design and simulation for ARINC 659 backplane[J].Electronic Measurement Technology,2014,37(12). |
| |
| Authors: | Lv Qiang Han Jing Hou Xujie |
| |
| Abstract: | |
| |
| Keywords: | ARINC 659 distributed capacitance transmission time GTLP device Hyperlynx simulation |
| 本文献已被 万方数据 等数据库收录！ |
|
