首页 | 本学科首页   官方微博 | 高级检索  
     

FPGA开发中一种新的OPB总线与IP核连接设计
引用本文:田园园,董金明,崔玉亮.FPGA开发中一种新的OPB总线与IP核连接设计[J].电子测量技术,2009(1):147-150.
作者姓名:田园园  董金明  崔玉亮
作者单位:1. 北京航空航天大学电子信息工程学院,北京,100191
2. 民航华北地区管理局适航审定处,北京,100621
摘    要:基于SoC以及FPGA的编解码器,充分利用片上系统的CPU等资源,是当前业界的设计热点之一。本文以JPEG解码器为例,首先介绍了JPEG及OPB总线的相关原理,然后在传统OPB总线与IP核连接方式的基础上,在二者之间设计了一个桥接模块OPB2LOCAL Bridge,并详细说明了该设计的构架、接口及实现,并通过Verilog HDL硬件语言实现硬件设计,验证了该设计在实际工程应用系统中的有效性。

关 键 词:片上外围总线  现场可编程逻辑门阵列  知识产权宏单元

Improved connection between OPB and IP in FPGA developing
Tian Yuanyuan,Dong Jinming,Cui Yuliang.Improved connection between OPB and IP in FPGA developing[J].Electronic Measurement Technology,2009(1):147-150.
Authors:Tian Yuanyuan  Dong Jinming  Cui Yuliang
Affiliation:1.School of Electronics and Information Engineering;Beihang University;Beijing 100083;2.Airworthiness Certification Div.North China Regional Adm.of CAAC;Beijing 100621
Abstract:
Keywords:OPB  FPGA  IP core  
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号