首页 | 本学科首页   官方微博 | 高级检索  
     

基于累加器的时延故障单跳变测试序列生成
引用本文:杨德才,谢永乐,陈光.基于累加器的时延故障单跳变测试序列生成[J].电子测量与仪器学报,2007,21(6):1-4.
作者姓名:杨德才  谢永乐  陈光
作者单位:电子科技大学自动化工程学院,成都,610054
基金项目:本项目为国家自然科学基金资助课题(编号:90407007).
摘    要:对时延故障测试提出了一种采用累加器实现测试序列生成的方案。该方案通过对累加器作可测性设计,并复用其硬件电路,所生成的测试序列具有单个位跳变特性。已有的理论和实验结果都表明这种单跳变测试序列在时延故障测试中具有比多跳变序列更高的强健故障覆盖率。同以往方法相比,该方案主要特点是具有更低的硬件成本,同时,产生所有单跳变向量的时间也接近理论最小值。由于该方案对系统累加器的复用而减少了对系统的性能开销,可有效的用于强健时延故障内建自测试的测试序列生成。

关 键 词:自测试  时延故障  可测性设计  单跳变序列  双向量测试
收稿时间:2006-08

Accumulator-Based Single Input Change Test Sequence Generation for Delay Fault
Yang Decai,Xie Yongle,Chen Guangju.Accumulator-Based Single Input Change Test Sequence Generation for Delay Fault[J].Journal of Electronic Measurement and Instrument,2007,21(6):1-4.
Authors:Yang Decai  Xie Yongle  Chen Guangju
Abstract:
Keywords:BIST  delay fault test  design-for-testability  single input change sequence  two-pattern test  
本文献已被 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号