| 基于FPGA的改进型全数字锁相环的设计 |
| |
| 引用本文： | 彭咏龙,路智斌,李亚斌.基于FPGA的改进型全数字锁相环的设计[J].电源技术,2015,39(2):410-412. |
| |
| 作者姓名： | 彭咏龙 路智斌 李亚斌 |
| |
| 作者单位： | 华北电力大学电气与电子工程学院,河北保定,071003 |
| |
| 摘 要： | 针对脉冲密度调制技术调节谐振逆变器输出功率时系统易失锁的问题,提出了一种改进型全数字锁相环,详细分析了这种全数字锁相环的工作原理。利用通用的现场可编程门阵列器件(FPGA)实现改进型全数字锁相环的片上系统设计。最后通过仿真和实验证明,对于不同频率的跟踪信号,当起始相位误差约为最大值180°时经过10~11个输入信号周期系统就可以快速而准确的锁定。而当负载电流降至很小的值时改进锁相环的采样保持电路能够保证逆变器工作在谐振频率点附近,从而避免失锁。
|
| 关 键 词： | 谐振逆变器 脉冲密度调制 全数字锁相环 现场可编程门阵列器件 |
Design of an improved all-digital phase-locked loop based on FPGA |
| |
| PENG Yong-long,LU Zhi-bin,LI Ya-bin.Design of an improved all-digital phase-locked loop based on FPGA[J].Chinese Journal of Power Sources,2015,39(2):410-412. |
| |
| Authors: | PENG Yong-long LU Zhi-bin LI Ya-bin |
| |
| Affiliation: | PENG Yong-long;LU Zhi-bin;LI Ya-bin;North China Electric Power University; |
| |
| Abstract: | |
| |
| Keywords: | resonant inverter pulse density modulation all digital phase-locked loop (ADPLL) field programmable gate array(FPGA) |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
