| 基于FPGA的八位RISC CPU的设计 |
| |
| 引用本文： | 张杰.基于FPGA的八位RISC CPU的设计[J].微计算机信息,2006,22(35):155-157. |
| |
| 作者姓名： | 张杰 |
| |
| 作者单位： | 210009,南京市南京工业大学计算机科学与工程学院 |
| |
| 摘 要： | 从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。
|
| 关 键 词： | Verilog RISCCPU FPGA |
| 文章编号： | 1008-0570(2006)12-2-0155-03 |
| 修稿时间： | 2006年6月27日 |
Design For 8-bit RISC CPU Based on FPGA |
| |
| ZHANG JIE.Design For 8-bit RISC CPU Based on FPGA[J].Control & Automation,2006,22(35):155-157. |
| |
| Authors: | ZHANG JIE |
| |
| Abstract: | The 8-bit RISC CPU design refers to the Top-Down method and modularization ideas from global architecture design to lo-cal function implementation based on FPGA of Xilinx corporation.In FPGA,CPU IP Core have necessary arithmetic logic unit( ALU) , register stack,instruction buffer,Jump-counter,instruction-set,and optimize the performance of CPU based on the architecture of FPGA. |
| |
| Keywords: | Verilog RISC CPU FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
