| 用Verilog HDL进行FPGA设计的一些基本方法 |
| |
| 引用本文： | 袁本荣,刘万春,贾云得,朱玉文.用Verilog HDL进行FPGA设计的一些基本方法[J].微计算机信息,2004,20(6):93-94,14. |
| |
| 作者姓名： | 袁本荣 刘万春 贾云得 朱玉文 |
| |
| 作者单位： | 100081,北京理工大学计算机科学工程系2001级硕士1班 |
| |
| 摘 要： | 随着FPGA技术和自动设计工具的进步．数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计、Verilog HDL作为一种流行的硬件描述语言．在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用Verilog HDL进行FPGA设计和优化的一些实用方法．最后还介绍了IP核复用技术在FPGA设计中的应用。
|
| 关 键 词： | FPGA设计 Verilog HDL 硬件描述语言 IP核复用 设计优化 |
| 文章编号： | 1008-0570(2004)06-0093-02 |
| 修稿时间： | 2003年12月2日 |
The Basic Methods of FPGA design using Verilog HDL |
| |
| Yuan,Benrong Liu,Wanchun Jia,Yunde Zhu,Yuwen.The Basic Methods of FPGA design using Verilog HDL[J].Control & Automation,2004,20(6):93-94,14. |
| |
| Authors: | Yuan Benrong Liu Wanchun Jia Yunde Zhu Yuwen |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
