| 基于源耦合逻辑的正交二分频器设计 |
| |
| 引用本文： | 齐骋,王亮,凌朝东,杨骁.基于源耦合逻辑的正交二分频器设计[J].微型机与应用,2012,31(22). |
| |
| 作者姓名： | 齐骋 王亮 凌朝东 杨骁 |
| |
| 作者单位： | 华侨大学信息科学与工程学院,福建厦门,361021 |
| |
| 基金项目： | 福建省自然科学基金，厦门市科技计划项同，华侨大学基本科研业务费专项基金 |
| |
| 摘 要： | 设计了一种基于源级耦合结构的正交二分频电路，由两个完全相同的源级耦合D触发器级联构成，交替工作于触发和锁存模式。对传统的源级耦合结构做了适当改进，采用动态负载，通过对PMOS管的开：是控制很好地解决了电路工作速度和输出摆幅间的矛盾；且时钟开关PMOS和NMOS采用不同直流偏置，便于低电源电压下直流工作点的选取。采用TSMC 0．18μmRFCMOS工艺进行仿真验证。实验结果表明，分频器在1．92GHz愉入时钟频率下能正常实现正交二分频，有较宽的锁定范围，且在3V电源电压下功耗仅为1．15mW。
|
| 关 键 词： | 正交二分频 源级耦台 动态负载 锁定范围 |
Design of quadrature frequency divider based on SCL |
| |
| Abstract: | |
| |
| Keywords: | quadraiure frequency divider souree-coupled-logic dynamic load locking range |
| 本文献已被 万方数据 等数据库收录！ |
|
