首页 | 本学科首页   官方微博 | 高级检索  
     

面向互连的综合策略
引用本文:马光胜,杜振军.面向互连的综合策略[J].计算机工程与应用,2002,38(20):27-29.
作者姓名:马光胜  杜振军
作者单位:哈尔滨工程大学计算机科学与技术学院,哈尔滨,150001
基金项目:国家自然科学基金项目资助(编号:69973014)
摘    要:VDSM(超深亚微米)设计中互连线延迟已在电路延迟中起到决定性作用。在前期设计阶段考虑互连延迟问题已是当前研究的重要课题。建立以互连为中心的综合方法是当前的一个棘手问题,尚未有成熟的方法。文章提出了一种面向互连延迟的综合策略,将前期设计定时规划,前期设计的线网规划和布局规划方法相融合,并在不同阶段给出了不同精度和复杂度的定时分析模型。文中还给出了一个设计实例对该文的综合策略予以了说明。

关 键 词:超深亚微米  Boole过程论  互连延迟  综合
文章编号:1002-8331-(2002)20-0027-03
修稿时间:2002年6月1日

A Wire-Centered Synthesis Policy
Ma Guangsheng Du Zhenjun.A Wire-Centered Synthesis Policy[J].Computer Engineering and Applications,2002,38(20):27-29.
Authors:Ma Guangsheng Du Zhenjun
Abstract:Interconnect delay is becoming a deterministic factor in VDSM design.Considering interconnect delay in early design stages is a hot spot and how to establish an interconnect-centered synthesis method is a hard task,yet without mature approaches.In this paper,a wire-centered synthesis policy is presented,in which timing planning,wire planning and IP based floorplanning in early designs are considered, also several Boolean Process based delay analysis methods are adopted.A design example is given to show the approach in this paper.
Keywords:VDSM  Boolean Process  Interconnect delay  Synthesis
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号