| 基于PCI总线的DVB流合成及传输系统实现 |
| |
| 引用本文： | 张登福,蒋大宗,毕笃严,毛柏鑫.基于PCI总线的DVB流合成及传输系统实现[J].计算机工程与应用,2001,37(1):101-103. |
| |
| 作者姓名： | 张登福 蒋大宗 毕笃严 毛柏鑫 |
| |
| 作者单位： | 1. 西安交通大学工程院生物医学工程研究所
2. 西安空军工程学院四系 |
| |
| 摘 要： | 该文讨论了利用Ｓ５９２０和ＰＬＤ实现ＴＭ３２０Ｃ３２与ＰＣＩ总线间数据传输，以及用协处理器完成ＤＶＤ流合成的具体方案；结合设计给出了 ＭＡＸ＋ＰＬＵＳⅡ软件中 ＦＩＦＯ模块的使用和操作时序。针对 ＤＶＢ传输流形成，讨论了在复杂时序逻辑设计中，使用同步触发和２倍输入时钟方式消除毛利的产生，结果表明这种方法是很有效的。
|
| 关 键 词： | PCI总线 DVB流 可编程逻辑器件(PLD)同步触发 并/串转换 |
| 修稿时间： | 1999年12月1日 |
Implementation of DVB Stream Synthesize and Transport System Based on the PCI Bus |
| |
| Zhang Dengfu,Jiang Dazong,BI Duyan,Mao Baixin.Implementation of DVB Stream Synthesize and Transport System Based on the PCI Bus[J].Computer Engineering and Applications,2001,37(1):101-103. |
| |
| Authors: | Zhang Dengfu Jiang Dazong BI Duyan Mao Baixin |
| |
| Abstract: | In this paper,the detail scheme of data transport between TMS320C32 and PCI bus is discussed based on S5920 and the programmable logic device,also the method of DVB stream synthesized by coprocessor is presented.Combined application,the usage and operation time of FIFO module in MAX+PLUSⅡ is presented.The method of synchronous trigger and two times input clock is discussed in the design of complex time logic in order to avoid spikes.This method is much useful in more complex PLD design depending on practice result. |
| |
| Keywords: | PCI Bus DVB Stream PLD Synchro-Trigger Parallel/Serial Transform |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
