| 双阈值CMOS电路静态功耗优化 |
| |
| 引用本文： | 徐勇军,骆祖莹,李晓维,李华伟.双阈值CMOS电路静态功耗优化[J].计算机辅助设计与图形学学报,2003,15(3):264-269. |
| |
| 作者姓名： | 徐勇军 骆祖莹 李晓维 李华伟 |
| |
| 作者单位： | 1. 中国科学院计算技术研究所信息网络室,北京,100080
2. 清华大学计算机科学与技术系,北京,100084 |
| |
| 基金项目： | 国家“八六三”高技术研究发展计划 ( 2 0 0 1AA1110 70 )，国家自然科学基金重点项目 ( 90 2 0 70 0 2 )资助 |
| |
| 摘 要： | 集成电路设计进入深亚微米阶段后，静态功能不容忽视，提出一种基于双阈值电压的静态功耗优化算法，利用ISCAS85和ISCAS89电路集的实验结果表明，20％以上的静态功耗可以被消除（大规模电路在90％以上）。同时，文中算法也从很大程度上减小了电路的竞争冒险，提高了电路的性能。
|
| 关 键 词： | CMOS 亚阈电流 双阈值电压 静态时序分析 |
| 修稿时间： | 2002年7月25日 |
Optimization of Static Power for Dual Threshold CMOS Circuits |
| |
| Xu Yongjun,Luo Zuying,Li Xiaowei,Li Huawei.Optimization of Static Power for Dual Threshold CMOS Circuits[J].Journal of Computer-Aided Design & Computer Graphics,2003,15(3):264-269. |
| |
| Authors: | Xu Yongjun Luo Zuying Li Xiaowei Li Huawei |
| |
| Affiliation: | Xu Yongjun 1) Luo Zuying 2) Li Xiaowei 1) Li Huawei 1) 1) |
| |
| Abstract: | When scaling down into deep sub-micron of VLSI design, the static power of ICs can't be neglected. An algorithm to optimize the static power based-on dual-Vt is presented, which allows transistors with two different threshold voltages on the same chip. Experiments with the ISCAS85&89 benchmark circuits show above 20% static power can be cut down without violating the delay constraint (above 90% for large scale circuits), the glitches/hazards of circuits can be greatly reduced, and the performance of the circuit can be improved. The project is sponsored by the 863 National High Technology R&D funds. |
| |
| Keywords: | CMOS sub-threshold current dual-threshold voltage static timing analysis |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
